Symphonie Massively Parallel Computer: Modelling and Design. Symphonie Calculateur Massivement Parallèle Modélisation et Réalisation

Symphonie Massively Parallel Computer: Modelling and Design

Symphonie Calculateur Massivement Parallèle Modélisation et Réalisation

Thierry Collette Christian Gamrat  Didier Juvin  Jean-François Larue  Laurent Letellier  Marc Peythieux  Renaud Schmit  Marc Viala 

LETI (CEA -Technologies Avancées) CEA - DEIN- SLA F-91 191 Gif sur Yvette

Page: 
637-644
|
Received: 
23 July 1997
| |
Accepted: 
N/A
| | Citation

OPEN ACCESS

Abstract: 

The goal of this paper is to present an embedded calculator for image processingSYMPHONIE and the methodology used for its realization. In this calculator we could have up to 1024 processors. Its first applicationwill take place in the french RafaleAircraft as core of the infra-red system. For this application, low size and low consumption will be very important and an ASIC of a million gates has been developped. To succeed in this realization we used a VHDL model allowing simulations on the full system . Then we used VHDL synthesis methods for the conception of the ASIC. We will conclude this paper by a presentation of some perfomances of the system in some applications fields. 

Résumé

L'objectif de cet article est de présenter le calculateur embarqué de traitement d'image SYMPHONIE, ainsi que la méthodologie mise enoeuvrepour sa réalisation. Ce calculateur dont une des applications se situe au coeur du système de veille infrarouge de l'avion Rafale pourra comporter jusqu'à 1024 processeurs. Afin de tenir compte des contraintes de volume et de consommation, un ASIC d'un million de portes a été développé. Pour réussir cette réalisation un modèle VHDL a été écrit permettant des simulations de l'ensemble du système. Par ailleurs, ce modèle a permis d'aborder la réalisation du circuit ASIC en faisant appel aux outils de synthèse VHDL. Nous terminerons cette présentation par quelques performances dans différents domaines d'applications. 

Keywords: 

Image processing, SIMD, ASIC, VHDL

Mots clés 

Traitement d'images, SIMD, ASIC, VHDL

1. Présentation de l'Architecture
2. Les Points Forts de l'Architecture
3. Méthodologie de Conception
4. Quelques Applications de Symphonie
5. Intérêt du Couplage avec un Processeur de Type Sharc
6. Conclusion
  References

[AD 95] ADSP-2106X SHARC User's Manual, Analog Devices, First Edition, mar. 1995 

[Col 94] T. Collette,H. Essafi, D.Juvin, J. Kaiser:« Sympati X: aSIMD computer performing the low and intermediate levels of image processing» Future generation computer systemsVol 10 n° 1, Avril 1994. [

Ess 881 H. Essafi, «Les processeurs ligne en traitement d'image» : thèse de doctoratde l'université Paul Sabatier de Toulouse, 1988.

[Gam 93] C. Gamrat, P Peretto, «MIND- 1024 : A 1024 neurons fully connected real-time neurocomputer. » Proc. WCNN93 Portland USA Vol 4 pp 783-786, 1993.

[Juv 88] D. Juvin, J.L. Basille, H. Essafi, J.Y Latil, «Sympati 2, a 1.5 D processor array for image application», Signal processing IV : Theories and Applications, J.L Lacoume, A. Chehikian, N. Martin, nad J. Malbos, Elsevier Science Publishers B.V. - North Holland, 1988. 

[Let 93] L. Lettelier «Synthèse d'images temps réel sur réseau linéaire de processeurs SIMD : algorithmes et architectures» thèse de doctorat de l'InstitutNationalPolytechnique de Toulouse -Toulouse, 1993.

[Mas94] M. Massénat : «MCMd'hier.. et de demain»Ed Polytechnica, 1994. 

[Pic95] M.Pic,H. Essafi, M. Viala, L. Nicolas<< T++ :a parallel object oriented language for a task and data parallel programming » Computer Architectures for Machine Perception CAMP-95, Como,Italic-V. Cantoni L. Lombardi M. Mosconi M. Savini A. Setti, IEEE computer Society Press pp 216-220, 1995