A Unified Model for Software-Hardware Co-design. Modèle Unifié pour la Conception Conjointe Logiciel-Matériel

A Unified Model for Software-Hardware Co-design

Modèle Unifié pour la Conception Conjointe Logiciel-Matériel

Christophe Lavarenne Yves Sorel 

INRIA Rocquencourt, 8 .8105 – F-78153 le Chesnay Cedex

Page: 
569-578
|
Received: 
23 July 1997
| |
Accepted: 
N/A
| | Citation

OPEN ACCESS

Abstract: 

A unified model of factorized graphs is proposed for the specification and the optimization of real-time embedded application s based on architectures composed of processors and/or specific circuits. First, a graph of operations partially ordered by their data dependencies is used to specify the algorithm and hence its potential parallelism, independently of hardware constraints. Then, it is shown how this dependence graph may be transformed by different kinds of factorization to obtain an implementation, a s specific circuits or as a specialized executive distributed on several processors. Finally, basic principles of optimization are given for minimizing hardware resources while satisfying real-time constraints . In prospect, this unified approach is expected to be used for optimized software-hardware co-design .

Résumé

On propose un modèle unifié de graphes factorisés, pour spécifier et optimiser des applications temps réel embarquées, basées sur des architectures composées de processeurs et/ou de circuits spécialisés . Tout d'abord on utilise un graphe de dépendances de données entre opérations pour spécifier l'ordre partiel des opérations de l'algorithme et donc son parallélisme potentiel , indépendamment des contraintes matérielles. On montre ensuite comment ce graphe peut être transformé par différentes formes de factorisation pour aboutir à une implantation sous forme de circuits spécialisés ou d'un exécutif spécialisé distribu é sur des processeurs. Enfin on donne les principes de base de l'optimisation visant à minimiser les ressources matérielle s tout en respectant les contraintes temps réel . On présente en perspective comment cette approche unifiée pourra conduire à l'optimisation de la conception conjointe logiciel-matériel .

Keywords: 

Embedded real-time applications, software-hardware co-design, factorized dependence graphs, circuit synthesis, distributed executives generation, optimized implementation .

Mots clés

Applications temps réel embarquées, conception conjointe logiciel-matériel, graphes de dépendances factorisés, synthèse d e circuits, génération d'exécutifs distribués, implantation optimisée.

1. Contexte
2. Modèle Unifié
3. Transformations de Factorisations de Graphes
4. Conclusions et Perspectives
  References

[1] A. Benveniste, G. Berry. The synchronous approach to reactive and real-tim e systems. Proc. IEEE, 79(9) : 1270-1282, September 1991 .

[2] Y. Sorel. Real-time embedded image processing applications using the A 3 methodology. Proc. IEEE International Conference on Image Processing, Lausanne, September 1996.

[3] A.M. Turing. On computable numbers, with an application to the Entscheindungs problem. Proc. London Math. Soc., 1936.

[4] M. Gondran, M. Minoux. Graphes et algorithmes, ed. Eyrolles 1979.

[5] R. Airiau, J.M. Berge, V. Olive, J. Rouillard. VHDL, du langage à la modélisation. Presses Polytechnique Romande, diff. Lavoisier, 1990.

[6] C. Lavarenne, C . Milan, M. Paindavoine, G. Richard, Y. Sorel. Implantation d'algorithmes de traitement d'images sur une architecture multi-DSP avec l'environnement d'aide à l'implantation SynDEx. Actes du Quatorzième Colloque GRETSI, Juan-Les-Pins, Septembre 1993.

[7] S.Y. Kung. VLSI Array Processors . Prentice Hall Information and System Sciences Series, Englewood Cliffs NJ, 1988. ISBN 0-13-942749-X.

[8] P. Leguernic, T. Gautier, M. Leborgne, C. Lemaire. Programming real-time applications with SIGNAL. Proc. IEEE, 79(9) : 1321-1336, September 1991.

[9] Y. Sorel. Massively Parallel Systems with Real Time Constraints. The "Algorithm Architecture Adequation" Methodology. Proc.Massively Parallel Computing Systems, the Challenges of General-Purpose and Special-Purpose Computing Conference, Ischia Italy, May 1994 .

[10] C. Lavarenne, Y. Sorel. Specification, Performance Optimization and Executive Generation for Real-Time Embedded Multiprocessor Application s with SynDEx. Proc. Real-Time Embedded Processing for Space Applications , CNES International Symposium, 1992.

[11] F. Ennesser, C. Lavarenne, Y. Sorel. Méthode chronométrique pour l'optimisation du temps de réponse des exécutifs SynDEx. Rapports de Recherche INRIA noI769, 1992.