VHDL Conception and Implementation on FPGA of (15,k,d) Reed-Solomon Code. Conception VHDL et Implémentation sur FPGA du Code Reed Solomon (15,k,d)

VHDL Conception and Implementation on FPGA of (15,k,d) Reed-Solomon Code

Conception VHDL et Implémentation sur FPGA du Code Reed Solomon (15,k,d)

Said Najah Mostafa Mrabti 

Faculté des sciences Dhar el Mhraz, Département de physique, LESSI B.P. 1796 Fès, Maroc

Page: 
149-155
|
Received: 
28 July 2004
|
Accepted: 
N/A
|
Published: 
30 April 2005
| Citation

OPEN ACCESS

Abstract: 

The Reed Solomon code is a detecting corrective code,which play a very important role for the digital transmission.We propose in this paper a design and implementation with VHDL langage description.The implementation is realized on a FPGA of Xilinx.The proposed architecture has throughput of 80 Mbps with a frequency of 20 MHZ,and a surface of 1308 CLBs.

Résumé

Le code Reed Solomon est un code détecteur et correcteur d’erreurs qui joue un rôle très important pour la transmission numérique. Nous proposons dans ce papier une implémentation matérielle à partir d’une description VHDL de ce code. L’implémentation est réalisée sur un FPGA de Xilinx. L’architecture proposée a un débit de 80 Mbps avec une fréquence de 20 MHZ,et une surface de 1308 CLBs. 

Keywords: 

Detecting correcting code,Reed Solomon code,VHDL,FPGA.

Mots clés 

Code détecteur et correcteur d’erreurs,code Reed Solomon,VHDL,FPGA.

1. Introduction
2. Code Reed Solomon
3. Écriture VHDL du Circuit
4. Résultats
5. Conclusion
  References

[1] G. BATTAIL, Théorie de l’information: «Application aux techniques de communication», Masson, 1997. 

[2] G. COHEN, J.-L. DORNSTELLER, P. GODLEWSKI, «Codes correcteurs d’erreurs: une introduction au codage algébrique», Masson, Paris, 1992. 

[3] B. HEATHER, HUI ZHANG, «Comparison of Reed Solomon code implementations», CS252 Project, Université de Berkeley, 1996. 

[4] A. DABBAGH, «Étude et conception d’un circuit de détection et correction d’erreurs en transmission d’informations numériques», Thèse présentée à l’université de Rennes I, 1995.

[5] A. DANDACHE, T. VALLINO, F. MONTEIRO, J.-P. DELAHAYE, «code Reed Solomon (127,k,d) avec effacement: simulation et conception sur réseaux de circuits programmables (FPGA)» Traitement de signal,volume 16, n°4, pp. 331-341, 1999. 

[6] «Reed Solomon decoders with erasures», Société Hammer cores, mars 1999. 

[7] AHA 4011: «10 Mbytes/sec Reed Solomon Error correction device, Product specification, Advanced Hardware Architectures». 

[8] C. GREGORY, C. AHLQUIST, M. RICE, B. NELSON, «Error control coding in software radios: an FPGA Approch», IEEE communication,August 1999. 

[9] E. MOSTROVITO, «VLSI Design For Multiplication over Finite Fields GF(2n)»,Lecture Notes in Computer science 357, pp. 297-309, Berlin: Springer-Verlag, Mar. 1989. 

[10] E. MASTROVITO, «VLSI Architectures For Computation in Galois Fields», PhD Thesis, Linköping Univ., Dept. of Electrical Eng., LinKöping, Sweden, 1991.