Traitement temps réel des images en exploitant la reconfiguration dynamique : architecture et programmation

Traitement temps réel des images en exploitant la reconfiguration dynamique : architecture et programmation

Real-time image processing using dynamic reconfiguration paradigm : architecture and programming

L. Kessal N. Abel  D. Demigny 

ETIS, UMR CNRS 8051, 6 av. du Ponceau, 95014 Cergy Pontoise cedex

R2D2-IRISA, 6 rue de Kérampont, BP 447, 22305 Lannion cedex

Corresponding Author Email: 
kessal@ensea.fr
Page: 
41-58
|
Received: 
8 April 2005
|
Accepted: 
N/A
|
Published: 
28 February 2006
| Citation

OPEN ACCESS

Abstract: 

The ARDOISE1 project’s aim is demonstrating the interest of the dynamic reconfiguration paradigm in systems associating strong real-time constraints and inconstancy of treatments. At this time, ARDOISE is the only dynamically reconfigurable architecture developed in France. A prototype of ARDOISE has been realized and tested in real situation which implements this concept. This article presents the final results of the ARDOISE project: the test architecture, generic metrics driving the development of applications, software suite for compilation and real-time management of the configurations. An example of an image processing application that uses our methodology is given.

Résumé

Le projet ARDOISE1 vise à démontrer l'intérêt des architectures matérielles à reconfiguration dynamique (RD) dans les systèmes associant contraintes temps réel fortes et versatilité des traitements. À l'heure actuelle, ARDOISE est la seule architecture développée en France, dont un prototype a effectivement été réalisé et testé en situation réelle, qui mette en œuvre ce concept. Cet article présente les principaux résultats obtenus: définition d'une architecture de test, définition de métriques génériques guidant le paramétrage de mise en œuvre de la RD, stratégies de partitionnement des algorithmes sur le matériel, outils de compilation et de gestion temps réel des configurations, test sur une gestion dynamique de traitements d'images temps réel.

Keywords: 

Dynamic Reconfiguration, FPGA, image processing, development tools, tasks scheduling

Mots clés

Reconfiguration Dynamique, FPGA, traitement de l'image, outils de développement, séquencement de tâches

1. Introduction
2. ARDOISE : Une Plate-Forme Matérielle Pour La RD
3. Évaluation De La Reconfiguration Dynamique
4. Exemples D'implantations : Détection De Contours
5. Outils Pour La Reconfiguration Dynamique
6. Conclusion Et Perspectives
  References

[1] J. ARNOLD, D. BUELL, E. DAVIS, Splash II, In Proceedings of the Fourth ACM Symposium of Parallel Algorithms and Architectures, San Diego, CA 1992. p. 316-322.

[2] J. VUILLEMIN, P. BERTIN, D. RONCIN, M. SHAND, H. TOUATI, P. BUCARD, Programmable Active Memories: reconfigurable Systems Come of Age, IEEE Transactions on VLSI Systems, 1996.

[3] ALEX ZHI YE, ANDREAS MOSHOVOS, SCOTT HAUCK, and PRITHVIRAJ BANERJEE, CHIMAERA : A high-performance architecture with a tightly-coupled reconfigurable unit, In International Symposium on Computer Architecture (ISCA), ACM Computer Architecture News. ACM Press, 2000.

[4] CARL EBELING, DARREN C. CRONQUIST, PAUL FRANKLIN, JASON SECOSKY and STEFAN G. BERG, Mapping applications to the RaPiD configurable architecture, In IEEE Symposium on FieldProgrammable Custom Computing Machines (FCCM), 1997.

[5] JOO M. P. CARDOSO and MARKUS WEINHARDT, PXPP-VC: A C compiler with temporal partitioning for the PACT-XPP architecture, In International Conference on Field Programmable Logic and Applications (FPL), Montpellier (La Grande-Motte), France, 2002.

[6] SETH COPEN GOLDSTEIN, HERMAN SCHMIT, MATTHEW MOE, MIHAI BUDIU, SRIHARI CADAMBI, R. REED TAYLOR and RONALD LAUFER, PipeRench: a coprocessor for streaming multimedia acceleration, In International Symposium on Computer Architecture (ISCA), pages 28-39, Atlanta, GA, 1999.

[7] MICHAEL BEDFORD TAYLOR, Comprehensive specification for the Raw processor, Cambridge, MA, 1997.

[8] G. SASSATELLI, L. TORRES, P. BENOIT, G. CAMBON, M. ROBERT and J. GALY, Dynamically reconfigurable architectures for digital signal processing applications. SoC design methodology. Kluwer 2002. pages 63-74.

[9] R. DAVID, Architecture reconfigurable dynamiquement pour applications mobiles, Thèse de doctorat de l'université de Rennes I, 2003.

[10] ALTERA CORPORATION, Stratix FPGA Family, Data Sheet v3.0, 2002.

[11] D. DEMIGNY, N. BOUDOUANI, N. ABEL et L. KESSAL, La rémanence des architectures reconfigurables: un critère significatif de classification des architectures, JFAAA, Monastir, Tunis, Dec. 2002.

[12] N. ABEL, L. KESSAL et D. DEMIGNY, Design flexibility using FPGA dynamical reconfiguration, In ICIP 2004, Singapour, October 2004.

[13] ATMEL CORPORATION, AT40K FPGA with FreeRAMTM, Data Sheet, 1999.

[14] P. BUTEL, G. HABAY, A. RACHET, Managing Partial Dynamic Reconfiguration in Virtex-II Pro FPGAs, Xcell Journal and http://www.reconf.org, 2004.

[15] BJÖRN GRIESE, ERIK VONNAHME, MARIO PORRMANN, and ULRICH RÜCKERT, Hardware Support for Dynamic Reconfiguration in Reconfigurable SoC Architectures, In Proc. of FPL'04, Belgium 2003.

[16] D. DEMIGNY, M. PAINDAVOINE, S. WEBER, Architecture à reconfiguration dynamique pour le traitement temps réel des images, Technique et Science de l'Information Numéro Spécial Architectures Reconfigurables, vol. 18, n° 4, pp.1087-1112, 1999.

[17] R. BOURGUIBA, Conception d'architectures matérielles reconfigurables dynamiquement dédiées au traitement d'images temps réel, Thèse de l'université de Cergy Pontoise, 2000.

[18] MICHAEL J. WIRTHLIN, Improving functional density through runtime circuit reconfigurable. PhD thesis, Brigham Young University, november 1997.

[19] H. GUERMOUD, Architectures reconfigurables dynamiquement dédiées aus traitements temps réel des signaux vidéo, Thèse de doctorat de l'université Henri Poincaré (Nancy), décembre 1997.

[20] P. BERTIN, D. RONCIN and J. VUILLEMIN, Programmable active memories: a performance assessment, In F. Meyer auf der Heide, B. Monien, and A. L. Rosenberg, editors, Parallel Architectures and their efficient use, Lecture notes in Computer Science, Springer-Verlag, 1992, pages 119-130.

[21] A. DEHON, PDPGA Utilization and Application, In ACM/SIGDA Fourth Internationnal Symposium on FPGAs, Monterey, Canada, February 1996.

[22] N. ABEL, D. DEMIGNY, L. KESSAL et N. BOUDOUANI, Mise en œuvre de la reconfiguration partielle sur l'architecture reconfigurable ARDOISE, In Proceedings of the JFAAA, pages 45-48, Monastir, Tunisie, 2002.

[23] N. BOUDOUANI, Architectures reconfigurables dynamiquement: synthèse matérielle d'opérateurs de détection et d'estimation de mouvement temps réel, Thèse de l'université de Cergy Pontoise, 2004.

[24] L. KESSAL, N. ABEL et D. DEMIGNY, Real-time Image Processing With Dynamically Recongurable Architecture, Real Time Imaging, Elsevier, 9 pp.297-313, 2003.

[25] SYSTEMC INITIATIVE, http://www.systemc.org

[26] SYNOPSYS CORPORATION, INC, CoCentric SystemC Compiler, http://www.synopsys.com