ASIC Implementation of the Optimized Canny-Deriche Edge Detector. Implantation du Détecteur de Contours Canny-Deriche Optimisé sous Forme d'un Circuit Spécifique

ASIC Implementation of the Optimized Canny-Deriche Edge Detector

Implantation du Détecteur de Contours Canny-Deriche Optimisé sous Forme d'un Circuit Spécifique

Lionel Torres El-Bay Bourennane  Michel Robert  Michel Paindavoine 

ATMEL-ES2, ZI Rousset F-13106 Rousset

Laboratoire LIRMM, UMR 9928 CNRS, Université de Montpellier II 161, rue Ada F-34392 Montpellier cedex 5

Université de Bourgogne, Laboratoire LE21 6, boulevard Gabriel F-21000 Dijon

Page: 
15-28
|
Received: 
22 November 1995
| |
Accepted: 
N/A
| | Citation

OPEN ACCESS

Abstract: 

We present in this paper the design and the implementation of the optimized Canny-Deriche edge detector.

After a brief reminder of the filter's equations, we expose different techniques to speed up the sampling rate of the IIR filter . In particular, to improve throughput rate of the IIR filter, we present a look-ahead witha decomposition technique. This method leads us to design a first chip, which performs over 20 Mhz sampling rate with a silicon area of 60 mm2. Using a local register retiming method, we have designed a second circuit, which is able to process a pixel in 33 MHz with a silicon area of 30 mm2. These two approaches are compared. This work leads us to an ASIC designed in a CMOS 1 p,m technology and succesfully tested. 

Résumé

Nous présentons dans cet article l'implantation d'un processeur dédié intégrant le détecteur de contours de Canny-Deriche optimisé.

Après un bref rappel des équations du filtre, nous exposons différentes techniques d'accélération des filtres récursifs et notamment une technique d'accélération de calcul par anticipation . Cette méthode nous a amené à la conception d'un premier circuit dont la fréquence de fonctionnement est de l'ordre de 20 Mhz pour une surface de silicium de 60 mm2. En utilisant une méthode de redistribution locale des registres, nous avons réalisé un second circuit, capable de traiter un pixel à une fréquence de 33MHzpour une surface en silicium inférieure à 30 mm2.Les deux approches sont alors comparées. Cette étude a conduit à la fabrication d'un processeur dédié réalisé en technologie CMOS 1 µm, et testé avec succès. 

Keywords: 

Image processing, Edge detector, Integrated circuits (chip), Digital filters.

Mots clés

Traitement d'images, Détection de contours, Circuits intégrés, Filtres numériques.

1. Introduction
2. Le Filtre
3. Méthodes D'Implantations du Filtre
4. La Précision des Calculs dans le Filtre Numérique de Canny-Deriche Optimisé
5. Implantation du Filtre Obteau par Anticipation sous Forme d'un ASIC
6. Amélioration de L'Implantation Directe du Filtre
7. Conclusion
Remerciements
Annexe
  References

[l] E. Bourennanc, « Conception et implantation d'un détecteur de contours optimisé sous forme d'un circuit ASIC », Thèsededoctorat,Université de Dijon, Février 1994. 

[2] E,Bourennane, M. Paindavoine et F. Truchetet, « Amélioration du filtre de Canny Deriche pour la détectionde contours sous forme derampe»,Revue Traitementdu signal,Volume 10, N°4, 1993. 

[3] T. Kamle, « Implantation d'algorithmes de traitement de signaux bidimensionnels en flots de données surASICS et circuits reconfigurables », Thèse deDoctorat, Décembre 1994,Université de Paris Sudcentre d'Orsay. 

[4] C. Leiserson, F. Rose, and J. Saxe, « Optimizing synchronous circuitry by retiming », inProc. 3rd Caltech conf VLSI, Pasadena, CA, MAR, 1983. 

[5] A. Fettweis,Realizability og digital filter networks, Second Edition, AddisonWesley Publishing Company, 1987. 

[6] M. Bellanger, Traitement Numérique du Signal, collection CNET-ENST, Ed. Masson, 1987. 

[7] R. Boite, H. Leich, Les filtres numériques-Analyse et synthèse des filtres unidimensionnels, collection CNET ENST, Ed. Masson, 1990. 

[8] N. Zarka, « Conception d'un circuit intégré de détection optimale de contours », Thèse dedoctoratde l'universitéde PARIS 6, Déc 1992. 

[9] Sarifuddin, « Implantation sous forme d'un circuitspécialisé d'un algorithme dedétectionde contours multi-échelles »,Thèsede doctorat, Université de Dijon, Juillet 1995.

[10] R. Deriche, « Using criteria to derive a recursively optimal edge detector », Int. Journal of Comp. Vision, 1987. pp. 167-187.

[I I] C.R. Baugh, B.A. Wooley, « A two's complement parallel array multiplication algorithm >>, IEEE Transactions on Computers, Vol. C-22, N° 12, Dec 1973. 

[12] N.H.EWeste,Keshraghian, PrinciplesofCMOSVESI design, Second Edition, Addison-Wesley Publshing Company.

[13] J. Chinai, Circuits magiques de traitement numérique de l'information, Cepadues Editions.

[14] C.S. Wallace, « A suggestion for a fast multiplier >>, IEEE Transactions on Electronics Computer, Feb 1964. 

[15] L. Dadda, « Some schemes for parallel multipliers »,Alta frequenza,vol. 34, N°5,May 1987, pp. 167-187. 

[16] A.D. Booth, <<A signed binary multiplication technique>>, Quart. Journ. Mech and Applied Math, vol. IVPt2, 1951.