Canny-Deriche Optimized Algorithm Adequation on DSP's Architecture Using SynDEx Environment. Adéquation de l'Algorithme de Canny-Deriche Généralisé sur Architecture DSP avec l'Environnement SynDEx

Canny-Deriche Optimized Algorithm Adequation on DSP's Architecture Using SynDEx Environment

Adéquation de l'Algorithme de Canny-Deriche Généralisé sur Architecture DSP avec l'Environnement SynDEx

Laurent Haas Fan Yang  Michel Paindavoine  Claude Milan 

LE21 - Laboratoire d'Electronique, Informatique et Image

ESIREM Université de Bourgogne Aile des Sciences de l'ingénieur BP 400 - 21011 DIJON Cedex

Page: 
625-635
|
Received: 
23 July 1997
| | | | Citation

OPEN ACCESS

Abstract: 

The edge detection is an important process of the image analysis . The parallel programming, easier with the SynDEx software, allows to speed up the implementation of these algorithms . This paper shows a few parallelization schemes of the Canny-Deriche optimised algorithm. These software descriptions are analysed and the speed up accordingto the number of processor is presented. These schemes are implemented on DSP TMS320C40 for a comparison between experimental and theoretical results.

Résumé

La détection de contour est un processus important de l'analyse d'image. La programmation parallèle, facilitée par l'outil SynDEx, permet d'accélérer l'implantation de ces algorithmes. L'article expose plusieurs schémas de parallèlisation de l'algorithme de Canny-Deriche optimisé. Ces descriptions logicielles sont analysées et l'accélération selon le nombre de processeurs est présentée. Ces schémas sont ensuite portés sur une carte à base de DSPTMS320c4O pour une comparaison des résultats expérimentaux et théoriques. 

Keywords: 

SynDEx, DSPTMS320C40, Recursive Filters, Algorithm of Canny-Deriche.

Mots clés 

SynDEx, DSPTMS320C40, filtres récursifs, algorithme de Canny-Deriche.

1. Introduction
2. Description de l'Environnement SynDEx et de l'Architecture Utilisée pour l'Implantation pParallèle
3. Le Filtre de Canny-Deriche Généralisé
4. Implantation par Flots de Données pixel du Filtre de Canny-Deriche Généralisé
5. Implantation par Flot d'Images du Filtre de Canny-Deriche Généralisé
6. Amélioration des Performances de l'Algorithme avec un Flot de Demi Images
7. Amélioration des Performances de l'Algorithme avec un Flot d'un Quart d'Images
8. Conclusion
  References

[1] YSorel Massively Parallel Systems with Real Time Constraints. The "Algorithm Architecture Adequation" Methodology. Proc. Massively Parallel Computing SYstèms, the Challenges of General-Purpose and SpecialPurpose Computing Conference,IschiaItaly, May 1994. 

[2] C.Lavarenne, Y.Sorel, C.Milan et M.Paindavoine. Implantation d'un algorithmede segmentationd'image sur unearchitecture multi-processeur avec l'environnement d'aideàl'implantationSynDExWORKSHOPAdéquation Algorithmes Architectures(Grenoble Janvier 1994). 

[3] C.Aiglon, C.Lavarenne, Y.Sorel, et A.Vicard. Utilisation de SynDEx pour le traitmentd'images temps-réelRapport deRecherche INRIA - n° 2968 Septembre 1996. 

[4] J.Canny. A computationnal approach to edge detection Trans. Pattern Anal. Machine Intell Vol.PAMI-8,6 IEEE. (November 1986)

[5] E.Bourennanne. M.Paindavoine. F.Truchetet.Améliorationdufiltrede CannyDeriche pour ladétection des contourssous formede rampe Traitementdu signal. Vol.10-N4. Recherche 1993. 

[6] L.Torres. E.Bourennanne. M.Robert. M.Paindavoine. Implantation du détecteurde contours Canny-Deriche optimisé sous forme d'un circuitspécifiqueTraitement du signal.Vol. 14-NI. Recherche 1997. 

[7] El-Bay Bourennane. Conception et implantation d'un détecteurde contours optimisé sous forme d'un circuit asicThèse del'Université deBourgogne1994.

[8] N.Zarka.Conception d'un Circuit Intégré de Détection Optimale de Contours Thèse de l'Université de Paris 6 - Décembre 1992. 

[9] Lionel Tones. Intégration de filtres numériques pour le traitement d'image du silicium au systeme reconfigurable Thèse de l'Université de Montpellier II- Juillet 1996.

[10] Tawfik Kamle. Implantation d'algorithmes de traitement des signaux bidimentionnels en flot de données sur ASICS et circuits reconfigurables Thèse de l'Université de Paris-Sud- Décembre 1994. 

[11] H.Dubois. Analyse des Systemes Multiprocesseurs : Application à la Mise en Oeuvre sous Contraintes d'Algorithmes de Traitement d'Images Thèse de l'Universitéde RennesI, Lannion -Janvier 1991. 

[12] S.J.Singh. N.K.Sharda. Design and Implemantation of PARSIM : An Architecture Specification Language Parallel Computing and Transputers - ed.D.Arnold et al. - IOSPress 1993. 

[13] R.C.Covington. S.Madala. V.Metha. J.R.Jump. J.B.Sinclair. TheRice Parallel Processing Testbed Measurement and Modeling of Computer Systems 1988. 

[14] C.Scheidler. L.Schäfers. O.Krämer-Fuhrmann. TRAPPER : A Graphical Programming Environment for Embedded MIMD Computers Transputer Applications and System - ed.R.Grebe et al. - IOS Press 1993.