Conception d'un composant matériel réutilisable flexible pour la transformation en ondelettes 2D

Conception d'un composant matériel réutilisable flexible pour la transformation en ondelettes 2D

Design of a flexible, re-usable hardware component for the 2D discrete wavelet transform

G. Savaton E. Casseau  E. Martin  C. Lambert-Nebout 

ESEO, 4 rue Merlet de la Boulaye, BP 30926 – 49009 Angers cedex 01

LESTER, CNRS FRE 2734, Centre de Recherche UBS, Rue de Saint-Maudé, BP 92116 – 56100 Lorient cedex

CNES, DTS/AE/SEA/ET, 18 avenue Edouard Belin – 31401 Toulouse cedex 4

Corresponding Author Email: 
guillaume.savaton@eseo.fr
Page: 
157-178
|
Received: 
10 March 2003
|
Accepted: 
N/A
|
Published: 
30 April 2004
| Citation

OPEN ACCESS

Abstract: 

This paper deals with the implementation of the 2D discrete wavelet transform in the form of a reusable, flexible hardware component. This component is compliant with the JPEG2000 standard and targets a variety of embedded imaging applications.

A novel design methodology based on the emerging high-level synthesis tools allowed us to achieve a high degree of flexibility in the specification and synthesis of this component. Customization of functional parameters is supported (choice of the lifting-based filter bank, number of decomposition levels) as well as communication constraints (pixel ordering and I/O scheduling) and performance constraints (computation speed and parallelism), facilitating reuse in various applications and integration environments.

In this paper, we first provide a summary of the recent trends in embedded system design. Then the theoretical bases of the discrete wavelet transform and the classical approaches for implementing it in hardware are briefly presented. After presenting the principles of our design methodology, we detail the successive design stages, from the algorithm to the architectures, in the case of the 2D lifting-based discrete wavelet transform. We conclude with synthesis results demonstrating the effectiveness of our approach for designing highly flexible hardware components.

Résumé

Dans cet article, nous nous intéressons à l'implantation matérielle de la transformation en ondelettes discrète 2D sous forme d'un composant réutilisable flexible. Ce composant, compatible avec le standard JPEG2000, est destiné à être intégré dans une variété d'applications embarquées de compression d'images.

Une méthodologie de conception originale reposant sur les nouveaux outils de synthèse de haut niveau nous a permis d'atteindre un degré élevé de flexibilité dans la spécification et la synthèse de ce composant. Celle-ci autorise en effet la personnalisation de paramètres fonctionnels (choix du banc de filtres lifting, nombre de niveaux de décomposition), de contraintes de communication (ordre de parcours des pixels de l'image, date de lecture/écriture des données) et de contraintes de performances (vitesse de traitement, parallélisme de calcul) qui facilitent ainsi sa réutilisation dans différentes applications et environnements d'intégration.

Dans cet article, nous dressons tout d'abord un état de l'art des nouvelles approches en conception de systèmes intégrés. Nous rappelons brièvement les bases théoriques de la transformation en ondelettes discrète et nous présentons les approches classiques pour son implantation sous forme d'architectures VLSI. Après avoir présenté les principes de notre méthodologie de conception, nous déclinons ses étapes successives, de l'algorithme aux architectures, dans le cas de la transformation en ondelettes 2D utilisant le Lifting Scheme. Nous concluons par des résultats de synthèse démontrant l'efficacité de la démarche suivie en termes de flexibilité de la spécification obtenue.

Keywords: 

Discrete wavelet transform, JPEG2000 standard, algorithm-to-architecture matching, Intellectual Property (IP) cores, high-level-synthesis

Mots clés

Transformation en ondelettes discrète, standard JPEG2000, adéquation algorithme-architecture, composants IP (Intellectual Property), synthèse de haut niveau

1. Introduction
2. Nouvelles Approches En Conception De Systèmes Intégrés
3. Transformations En Ondelettes Pour La Compression D'images Embarquée
4. Conception De Composants Virtuels Flexibles De Haut Niveau
5. Conception D'un Composant Virtuel Comportemental Pour La Transformation En Ondelettes Discrète 2D
6. Conclusion Et Perspectives
  References

[1] M.D. Adams et R. Ward, Wavelet Transforms in the JPEG-2000 standard. Dans Proc. IEEE Pacific Rim Conference on Communications, Computers and Signal Processing, volume1, pp. 160-163, août 2001.

[2] R. Airiau, A. Carer, E. Casseau, E. Martin et O. Sentieys : Méthodologie de Conception de Composants Virtuels pour les Applications de TDSI. Dans Actes Conférence Adéquation Algorithme Architecture (AAA), janvier 2000.

[3] K. Andra, C. Chakrabarti et T. Acharya, A VLSI Architecture for Lifting-Based Wavelet Transform. Dans Proc. IEEE Workshop on Signal Processing Systems (SiPS) Design and Implementation, pp. 70-79, octobre 2000.

[4] M. Antonini, M. Barlaud, P. Mathieu et I. Daubechies, Image Coding using Wavelet Transform. IEEE Transactions on Image Processing, 1(2):205-220, avril 1992.

[5] J.-Y. Brunel etal., COSY Communication IPs. Dans Proc. Design Automation Conference (DAC), pp. 406-410, 2000.

[6] W. O. Cesario, Z. Sugar, I. Moussa et A. A. Jerraya, Efficient Integration of Behavioral Synthesis within Existing Design Flows. Dans Proc. 13th International Symposium on System Synthesis (ISSS), pp. 85-90, septembre 2000.

[7] C. Chakrabarti, M. Vishwanath et R.M. Owens, Architectures for Wavelet Transforms: A Survey. Journal of VLSI Signal Processing, Image and Video Technology, 14(2) :171-192, novembre 1996.

[8] H. Chang et al., Surviving the SoC Revolution - A Practical Guide toPlatform-Based Design. Kluwer Academic Publishers, novembre 1999.

[9] A. Cohen, I. Daubechies et J. Feauveau, Bi-orthogonal Bases of Compactly Supported Wavelets. Communications on Pure and Applied Mathematics : 45, 485-560, 1992.

[10] P. Coussy, A. Baganne et E.Martin, A Design Methodology for IP Integration. Dans Proc. IEEE International Symposium on Circuits and Systems (ISCAS), mai 2002.

[11] I. Daubechies et W. Sweldens, Factoring Wavelet Transforms into Lifting Steps. Journal of Fourier Analysis and Applications, 4(3) : 247-269, 1998.

[12] C. Diou, L. Torres et M. Robert, VLSI implementation of Lifting Scheme Wavelet Transform. Dans Proc. Design Automation and Test in Europe (DATE) conference, Designers' forum, pp. 67-72, mars 2001.

[13] J.P. Elliott, Understanding Behavioral Synthesis. A Practical Guide to High-Level Design. Kluwer Academic Publishers, 2000.

[14] N.Fan,V.Chaiyakul et D. Gajski, Usage-Based Characterization of Complex Functional Blocks for Reuse in Behavioral Synthesis. Dans Proc. Asian and South Pacific Design Automation Conference (ASPDAC), janvier 2000.

[15] F. Franssen, F.Balasa, M.van Swaaij, F.Catthoor et H.De Man, Modeling Multidimensional Data and Control Flow. IEEE Transactions on VLSi Systems, 1(3), septembre 1993.

[16] D. Gajski etal., High-Level Synthesis: Introduction to Chip and System Design. Kluwer Academic Publishers, 1991.

[17] C.Gasquet et P. Witomski, Analyse de Fourier et Applications. Masson, 1995.

[18] D.Hommais, F. Pétrot et I.Augé, A Practical Toolbox for System Level Communication Synthesis. Dans Proc. IEEE International Workshop on Hardware/Software Co-Design (CODES), pp. 48-53, 2001.

[19] ISO/IEC JTC1/SC29, Information technology – Digital compression and coding of continuous-tone still images: Requirements and guidelines. Rapport technique 10918-1:1994, 1994.

[20] ISO/IEC JTC1/SC29, Information technology – JPEG 2000 Requirements and Profiles Version 6.3. Rapport technique, juillet 2000.

[21] ISO/IEC JTC1/SC29, Information technology – JPEG 2000 Part I Final Committee Draft Version 1.0. Rapport technique FCD15444-1, mars 2001.

[22] ITRS, International Technology Roadmap for Semiconductors. Rapport technique, 2001.

[23] A.-A. Jerraya, N.-E. Zergainoh, W. Cesario, F. Rousseau, D. Borrione, F. Hessel et E. Martin, Conception de haut niveau des systèmes monopuces. Traité EGEM, Série électronique et micro-électronique. Hermes Science, mai 2002.

[24] M. Keating et P. Bricaud, Reuse Methodology Manual for System-ona-Chip Design. Kluwer Academic Publishers, 1999.

[25] K. Keutzer, S. Malik, A.R. Newton, J.Rabaey et A. SangiovanniVincentelli: System-Level Design: Orthogonalization of Concerns and Platform-Based Design. IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, 19(12), décembre 2000.

[26] D.W. Knapp, Behavioral Synthesis. Digital System Design Using the Synopsys Behavioral Compiler. Prentice Hall, 1996.

[27] G. Lafruit, F. Catthoor, J.Cornelis et H.De Man, An Efficient VLSI architecture for 2-D Wavelet Image Coding with Novel Image Scan. IEEE Transactions on Very Large Scale Integration Systems, 7(1):56-68, mars 1999.

[28] C. Lambert-Nebout, G.Moury et J.-E. Blamont, Status of Onboard Image Compression for CNES Space Missions. Dans Proc. of SPIE'99, volume 3808, pp. 242-256, octobre 1999.

[29] LESTER, Outil GAUT.: http://web.univ-ubs.fr/gaut.

[30] Ph. Lier, G. Moury, C. Latry et F.Cabot, Selection of the SPOT5 Image Compression Algorithm. Dans Proc. of SPIE'98, volume 3439, pp. 541-552, octobre 1998.

[31] S.G. Mallat, A Theory of Multi-Resolution Signal Decomposition: the Wavelet Representation. IEEE Transactions on Pattern Analysis and Machine Intelligence, 11(7):674-693, juillet 1989.

[32] H.De Man, J. Rabaey, P. Six et L. Claesen, Cathedral-II: A silicon compiler for digital signal processing. IEEE Des. Test, 3(6):13-125, décembre 1986.

[33] E. Martin, C. Nouet et J.-M. Toureilles, Conception Optimisée d'Architectures en Précision Finie pour les Applications de Traitement du Signal. Traitement du Signal, 18(1), 2001.

[34] E. Martin, O. Sentieys, H. Dubois et J.-L. Philippe, GAUT: An Architectural Synthesis Tool for Dedicated Signal Processors. Dans Proc. European Design Automation Conference (EuroDAC), pp. 14-19, septembre 1993.

[35] S. Masud et J. V. McCanny, Design of Silicon IP Cores for Biorthogonal Wavelet Transforms. Journal of VLSI Signal Processing, 29:179-196, 2001.

[36] A. Melikian, D. Altas et G. Fayad, A High Level Synthesis Approach to Soft IP Reuse. Dans Proc. Synopsys Users Group Forum (SNUG), 1999.

[37] GordonE. Moore, Cramming More Components onto Integrated Circuits. Electronics, avril 1965.

[38] L. M. Reyneri, F . Cucinotta, A. Serra et L. Lavagno, A Hardware/Software Co-design Flow and IP Library Based on Simulink. Dans Proc. Design Automation Conference (DAC), pp. 593-598, juin 2001.

[39] RNRT, LESTER, LASTI et France Telecom R&D, Site Internet du Projet MILPAT. http://web.univ-ubs.fr/lester/milpat.

[40] G. Savaton, E. Casseau, E. Martin et C.Lambert-Nebout, Behavioral Virtual Components for Embedded Image Compression Systems. Dans Proc. 17th Conference on Digital Circuits and Integrated Systems (DCIS), novembre 2002.

[41] G. Strang et T. Nguyen, Wavelets and Filter Banks. WellesleyCambridge Press, 1996.

[42] A. Takach, P. Gutberlet et S. Waters, Hardware Design using Algorithmic C. Dans Proc. Forum on Design Languages (FDL), septembre 2001.

[43] A. Vermeulen, F.Catthoor, D.Verkest et H.De Man, Formalized Three-Layer System-Level Reuse Model and Methodology for Embedded Data-Dominated Applications. Dans Proc. Design Automation and Test in Europe (DATE), mars 2000.

[44] VSI Alliance, Site Internet. http://www.vsi.org.

[45] VSI Alliance, Architecture Document – Version 1.0. Rapport technique, 1997.

[46] D.K. Wilde, The Alpha Language. Rapport technique, IRISA, mai 1994. Publication interne 827.

[47] D.K. Wilde et Oumarou Sié, Regular Array Synthesis using Alpha. Rapport technique, IRISA, mai 1994. Publication interne 829.

[48] S. Yoo etal., A Generic Wrapper Architecture for Multi-Processor SoC Cosimulation and Design. Dans Proc. IEEE International Workshop on Hardware/Software Co-Design (CODES), pp. 195-200, 2001.