Systolic Ring : une nouvelle approche pour les architectures reconfigurables dynamiquement

Systolic Ring : une nouvelle approche pour les architectures reconfigurables dynamiquement

Systolic Ring: A new approach for dynamical reconfigurable architectures

Gilles Sassatelli Pascal Benoit  Lionel Torres  Gaston Cambon  Jérôme Galy  Michel Robert  Camille Diou 

LIRMM, UMR C5506, Université Montpellier II 161 Rue ADA 34392 Montpellier Cedex 5

LICM-CLOES, Université de Metz, 7 rue Marconi, 57070 Metz

Corresponding Author Email: 
sassate@lirmm.fr
Page: 
293-313
|
Received: 
13 November 2001
|
Accepted: 
N/A
|
Published: 
31 December 2002
| Citation

OPEN ACCESS

Abstract: 

Motivated by the growing requirements in performances which the current architectures will not soon be able any more to face, this article presents a new approach for the design of digital signal processing IC. Having expressed the problem, we underline the respective limitations of the classic structures such as processors and FPGA, and we present hybrid architecture of these two families presenting a level of unprecedented performances. We detail the principles of dynamical reconfiguration on which our architecture is based, then present comparative results on a well known multimedia applications algorithm (DCT algorithm). Finally we describe the results obtained by fast prototyping and the current works concerning the problems of compilation targeting of our architecture.

Résumé

Motivé par les exigences grandissantes en puissance de traitement auxquelles les architectures actuelles ne seront bientôt plus à même de faire face, cet article présente une nouvelle approche pour la réalisation de circuits à caractère traitement du signal. Après avoir énoncé le problème, nous soulignerons les limitations respectives des structures classiques telles que processeurs et FPGA, et présenterons une architecture hybride de ces deux familles affichant un niveau de performances sans précédent. Nous détaillerons les principes de reconfiguration dynamique sur lesquels notre architecture est basée, puis présenterons des résultats comparatifs sur un algorithme caractéristique des applications multimédia (DCT). Enfin nous exposerons les résultats obtenus par prototypage de la structure ainsi que les travaux en cours concernant les problématiques de compilation ciblant notre architecture.

Keywords: 

Reconfigurable architecture, Processors, Digital Signal Processing, Architceture Compilation

Mots clés

Architectures reconfigurables, Processeurs, Traitement du signal, compilation matérielle

1. Introduction
2. Architectures Dédiées Au Traitement Du Signal
3. Architecture Du « Systolic Ring »
4. Validations
5. Outils De Développement
6. Conclusion
  References

[ALTERA] http://www.altera.com

[ARVI] Arvind and Robert A. Iannucci, « A critique of multiprocessing von Neumann style », 10th International Symposium on Computer Architecture, pages 426-436, 1983.

[BENOIT] Journées Francophones sur l’Adéquation Algorithme Architecture, « Caractérisation et comparaison d’Architectures Reconfigurables Dynamiquement. Un exemple : Le Systolic Ring », à paraître dans JFAAA’2002 16-18 Décembre 2002, Monastir, Tunisie.

[BROWN] Stephen Brown and J. Rose, « Architecture of FPGA and CPLDs: A Tutorial », IEEE Design and Test of Computers, Vol. 13, n°2, pp. 42-57, 1996.

[DEHON] André DeHon, Comparing Computing Machines, Configurable Computing: Technology and Applications, Proceeding SPIE Vol. 3526, 2-3 Novembre 1998.

[DEMIGNY] Didier Demigny, « Méthodes et architectures pour le TSI en temps reel » Traité IC2 – Série Traitement du signal et de l’image, ISBN : 2-7462-0327-8.

[HARDENBERGH] Hal W. Hardenbergh. « CPU performance: Where are we headed? Dr. Dobb’s Journal », pp. 30-38, Janvier 1994.

[HARTENSTEIN] R. Hartenstein, H. Grünbacher (Editors): The Roadmap to Reconfigurable computing Proc. FPL2000, 27-30 Août 2000 ; LNCS,Springer-Verlag 2000.

[INTEL] Intel Application Notes for Pentium MMX, http://developer.intel.com/

[JPEG] ISO/IEC JTC1 CD 10918. Digital compression and coding of continuous-tone still images – part 1, requirements and guidelines, ISO, 1993 (JPEG).

[KRESS] R. Kress et al. : A Datapath Synthesis System for the Reconfigurable Data-path Architecture, ASP-DAC’95, Chiba, Japon, 29 Août-1 Sept. 1995.

[KUNG] Sun Yuan Kung, « VLSI Array processors », Prentice Hall Information and System Sciences Series, Thomas Kailath Editor, 1985. ISBN 0-13-942749-X.

[LEE] H. Lee, K. Nguyen-Phi, H. Alnuweiri and F. Kossentini, « Software-Only Real-time MPEG-2 Video Encoding on The C62x VLIW Processor », DSPs FEST ’99, Houston, Texas, U.S.A., August 1999.

[MANGIONE] W. H. Mangione-Smith et al., « Seeking Solutions in Configurable Computing », IEEE Computer, pp. 38-43, Décembre 1997.

[NAGELDINGER] U. Nageldinger et al. : KressArray Xplorer: A New CAD Environment to Optimize Reconfigurable Datapath Array Architectures; ASP DAC, Yokohama, Japan, Jan. 25-28, 2000.

[SHIVA] Sajjan G. Shiva, « Computer Design and Architecture », third edition, Marcel Dekker editor, ISBN 0 8247 0368 5, 2000.

[SYNOPSYS] http://www.synopsys.com

[TEXAS] http://www.ti.com

[XILINX] Xilinx, the Programmable Logic Data Book, 2000

[XPUTERS] Why reconfigurable computing, Department of Computer Science, Computer Structures Group http://xputers.informatik.uni-kl.de/