Implantation VLSI de l'échantillonnag e d'un contour à l'aide d'une spécification flot de données conditionné

Implantation VLSI de l'échantillonnage d'un contour à l'aide d'une spécification flot de données conditionné

VLSI Implementation of the Edge Sampling Using a Conditionned Data Flow Specification

J.B.Choquel J.P.Dubus  Y.Sorel 

LISIR Université du littoral – BP 649 F-62228 Calais cedex

LMA Université de Lille 1 – Bât. P3 F-59655 Villeneuve d 'Ascq cedex

INRIA Rocquencourt F-78153 Le Chesnay cedex

Page: 
361-372
|
Received: 
16 May 1994
| |
Accepted: 
N/A
| | Citation

OPEN ACCESS

Abstract: 

The paper presents a novel approach to automatically synthesize a VLSI circuit implementing an algorithm specified and verified with a conditionned data flow graph . An edge sampling algorithm, classically used in image processing, is taken to experiment the approach. It is specified and verified with the conditionned data flow language SIGNAL . This allows to produce easily, using straitforward rules, the digital logic diagram, which will be exploited by an automatic synthesis CAD software to produce a VLSI circuit.

Résumé

Cet article présente une nouvelle approche permettant de synthétiser automatiquement le circuit VLSI implantant un algorithme spécifié et vérifié avec un graphe flot de données conditionné. Un algorithme d'échantillonnage de contour, classique en traitement d'images, est utilisé comme exemple pour illustrer l'approche . On le spécifie et on le vérifie avec le langage synchrone flot de données conditionné SIGNAL afin de produire directement, en utilisant des règles simples, le schéma logique correspondant . Ce dernier servira d'entrée à un logiciel de CAO de synthèse automatique de circuit, pour produire un circuit VLSI.

Keywords: 

Image processing, Edge sampling, Conditionned data flow graph, Synchronous languages, SIGNAL, Parallel architectures, VLSI circuit

Mots clés

Traitement d'images, Echantillonnage de contour, Graphe flot de données conditionné, Langages synchrones, SIGNAL, Architectures parallèles, Circuit VLSI

1. Introduction
2. Spécification Flot De Données Avec Le Langage Synchrone SIGNAL
3. Règles De Traduction Des Instructions Signal En Schéma Logique
4. Algorithme D'échantillonnage De Contour
5. Architecture De La Technique Des Secteurs
6. Conclusion
  References

[Belhadj94] M . Belhadj, «Conception d'architectures en utilisant SIGNAL et VHDL », Thèse de doctorat en informatique, Rennes, Décembre 1994 .

[Choquel94] J .B. Choquel, «Contribution à l'étude de la méthodologie de conception d'architectures parallèles par flot de données pour le traitement temps réel de la représentation d'objets en trois dimensions », Thèse de doctorat en électronique, Lille, Février 1994 .

[Choquel96] J.B . Choque!, J .P. Dubus, « Implantation VLSI à l'aide d'une spécification flot de données », Journées Adéquation Algorithme Architecture en traitement du Signal et Images, Toulouse, 17—18—19 Janvier 1996 .

[Decom92] D. Decomble, « Etude et réalisation d'un système de reconstruction et de visualisation 3D de l'arbre vasculaire cérébral à partir de coupes scanner IRM », Mémoire CNAM, Lille, Septembre 1992 .

[Degui92]D .Deguillemont,« Etude et réalisation d'un système de reconstruction 4D de chambres cardiaques à partir de vues échocardiographiques sou s incidence apicale », Mémoire CNAM, Lille, Septembre 1992.

[Denni75] J.B . Dennis, « First Version Data—flow Procedure Language », Thech nical Memo MAC TM61, MIT Laboratory for Computer Science, 1975 .

[HOARE 85] C .A .R . Hoare, « Communicating Sequential Processes . », Version Data flow Procedure Languag, Prentice Hall, 1985 .

[Holle9l] A . Hollebecq, «Etude d'un système de reconstruction 3D à partir de clichés de coupes scanner X . Applications à la biopsie assistée par ordinateur », Mémoire CNAM, Lille, Janvier 1991 .

[Lavar93] C . Lavarenne, Y. Sorel, « Performance optimization of Multi—processor applications by graphs transformations », Parallel Computing 93, Septembre 93 .

[Mérigot95] A . Merigot, Vers les architectures asynchrones, Portovecchio, juillet 1995 .

[Pavli82] Algorithms for graphics and Image processing, Springer Verlag, Berlin , 1982.

[Renaudin96] Marc Renaudin, « Asynchronisme et Adéquation Algorithme Architecture », Journées Adéquation Algorithme Architecture en traitement du Signal et Images, Toulouse, 17—18—19 Janvier 1996 .

[Sore]92] Y. Sorel, «Langages synchrones et exécutifs distribués optimisés », GDR 134— Adéquation Algorithme Architecture, Lannion, 14/15 Septembre 1992.

[Taleb9l] A . Taleb—Ahmed, J .B . Choquel, F. Wauquier, J .P. Dubus, « Algorithme d'échantillonnage pour la reconstruction 3D d'objets définis par des coupes parallèles et implémentation par une architecture de traitement temps réel » , 13ième congrès de GRETSI, Juan les pins, Septembre 1991 .